AI 반도체 - 메모리 - HBM5 인터커넥트

https://www.siliconcodesign.com/p/a-comprehensive-deep-dive-into-high

2026.7.16
[A Comprehensive Deep Dive into High-Speed HBM5 Interconnect: Signal Integrity and Co-Design Challenges]

이 자료는 차세대 고대역폭 메모리인 HBM5가 직면한 신호 및 전력 무결성(SI/PI)의 기술적 한계를 분석하고 이를 해결하기 위한 통합 설계(Co-design)의 중요성을 강조합니다. 전송 속도가 30Gbps에 육박함에 따라 기존 세대에서는 무시되었던 전송선로 효과(Transmission Line Effects)가 주요 변수로 부상하고 있으며, 이는 신호의 왜곡과 반사로 인한 에코 지터(Echo Jitter)를 유발합니다. 특히 대규모 병렬 인터페이스의 특성상 발열 문제로 인해 종단 저항을 사용할 수 없으므로, 전력 공급망 노이즈에 의한 지터(PSIJ)와 공간 효율적인 칩렛 기반 UCIe 인터페이스로의 전환이 핵심 과제로 논의됩니다. 결과적으로 본문은 물리적 한계를 극복하기 위해 기존의 회로 해석을 넘어 무선 주파수(RF)와 신호 무결성 분야의 지식 융합이 필수적임을 시사합니다.

 

SK하이닉스 - 고속 HBM 로드맵