인공지능 - AI 반도체 - 패키징을 위한 유리 기판 기술의 등장

https://insights.trendforce.com/p/glass-substrate-development

2026.5.5
[Glass Substrates Are Breaking Through the AI Chip Packaging Bottleneck]

이 보고서는 AI 칩의 복잡성과 크기가 증가함에 따라 발생하는 패키징 병목 현상을 해결하기 위해 유리 기판(Glass Substrates)이 부상하고 있는 배경과 기술적 가치를 분석합니다. 기존 유기물 기판의 한계인 열 변형(Warpage) 문제를 극복하기 위해 인텔, 삼성 등 주요 기업들은 실리콘과 유사한 열팽창 계수와 뛰어난 전기적 특성을 지닌 유리를 차세대 소재로 채택하고 있습니다. 본문은 유리 기판 상용화의 핵심 과제인 미세 균열(SeWaRe) 방지 기술을 상세히 다루며, 이를 해결하기 위한 TGV(유리 관통 전극) 공정 및 관련 장비 공급망의 역학 관계를 설명합니다. 결론적으로 이 텍스트는 유리 소재가 단순한 부품을 넘어 고성능 컴퓨팅 인프라의 성능과 수율을 결정짓는 전략적 요충지가 될 것임을 시사하며 향후 로드맵을 제시합니다.

 

정사각형 칩을 원형 웨이퍼에 효율적으로 배치하는 것이 점점 어려워지고 있으며, 이로 인해 웨이퍼 가장자리의 낭비되는 면적이 증가합니다. 이러한 문제를 해결하기 위해 원형 웨이퍼 대신 정사각형 패널을 사용하는 패널 레벨 패키징(PLP) 개념이 등장했으며, 이를 통해 면적 활용률을 75% 이상 높일 수 있습니다 .

따라서 표면이 평평하고 열팽창 계수(CTE)가 실리콘(Si)과 유사한 유리는 인터포저 또는 기판으로서 유기 재료를 대체할 이상적인 소재가 되었습니다 .

 

 

유리 기판이 유기 기판보다 우수한 성능을 보이는 이유는 무엇일까요?

 

 

 

다이싱으로 인한 SeWaRe의 회로도. 출처: DISCO

다이싱으로 인한 SeWaRe는 모드 I 파괴 파손에 가까운 현상으로 쉽게 이어지는데, 이는 재료가 수직 응력을 받을 때 위쪽과 아래쪽 절반으로 분리되어 파손되는 현상을 말합니다.

 

 

 

 

다층 공정 중 열팽창 및 수축으로 인해 수지층이 변형될 수 있으며, 이로 인해 유리에 인장 응력이 발생합니다. 신코 전기공업의 연구에 따르면 유리 기판에 수지 에지 코팅을 적용하면 에지 응력을 줄일 수 있습니다. 예를 들어, 300μm 두께의 수지층은 유리에 약 95MPa의 응력을 발생시키지만, 에지 코팅을 적용하면 응력을 약 49MPa까지 줄일 수 있습니다.